Bài giảng Chương 5: Bộ nhớ

BỘ NHỚ1. Mục tiêu:- Hiệu xuất máy tính phụ thuộc rất nhiều vào tốc độ truy xuất của bộ nhớ (access time)– Tốc độ bộ nhớ chậm hơn nhiều khi so sánh với tốc độ CPU– Quá trình xử lí có thể bị thắt cổ chai bởi khả năng của hệ thống bộ nhớ Mục đích: Nghiên cứu các phương pháp tổ chức bộ nhớ nhằm hạn chế phần nào những nhược điểm trên.–Tổ chức bộ nhớ và hiệu xuất–Bộ nhớ nội và chức nhăng sử dụng–Bộ nhớ ngoại và chức nhăng sử dụng 2. Thuật ngữ- Capacity: Số thông tin có thể lưu trữ trong một đơn vị bộ nhớ- Word: Đơn vị tự nhiên trong tổ chức bộ nhớ - Addressable unit - Đơn vị truyền: Số thành phần dữ liệu được truyền tại một thời điểm ( Số bit trong bộ nhớ chính hoặc khối trong bộ nhớ thứ cấp- Transfer rate3. Tốc độ (Access time):– Đối với bộ nhớ truy xuất random (RAM) là thời gian xác định địa chỉ và thực hiện việc truyền– Đối với bộ nhớ truy xuất “non-random” là thời gian để vị trí đầu đọc/ghi đặt tại vị trí truy xuất 4. Memory cycle time: Là Access time cộng với thời gian được yêu cầu trước khi một truy xuất kế được bắt đầu5. Công nghệ truy xuất (Access technique): – Truy xuất ngẫu nhiên (Random access):» Mỗi ô nhớ có một địa chỉ vật lí phân biệt» Mỗi ô nhớ có thể truy xuất ngẫu nhiên và tất cả thời gian truy xuất là như nhau» Ví dụ : Main memory ( bộ nhớ chính)– Truy xuất tuần tự (Sequential access):» Mỗi dữ liệu không có một địa chỉ phân biệt» Phải đọc tất cả mục dữ liệu tuần tự cho đến khi tìm thấy mục dự liệu» Thời gian truy xuất có thể biến đổi được» Ví dụ: tape drive Nơi chứa mã chương trình và dữ liệuVới sự phát triển CPU, những phần mềm phức tạp địi hỏi bộ nhớ lớn và nhanh hơnBộ nhớ Cache, FPM RAM, EDORAM, SDRAM, flash BIOS, DDR RAM, RDRAMBộ nhớ phân cấp (Memory Hierarchy) 5.1 Những khái niệm:Tổchức của bộ nhớLà một dãy ơ nhớ tổ chức thành hàng(row) và cột (column)Mỗi hàng được gọi làmột địa chỉ (address) trên IC nhớCác cột tượng trưng cho các bít dữ liệu trong mỗi hàngGiao giữa hàng và cột là một bít nhớ riêng lẻ (gọi là một ơ nhớ - cell)Các đường tín hiệu của bộ nhớ:Các đường địa chỉ, đường dữ liệu và các đường điều khiển.Địa chỉ là một số nhị phân và mạch chuyển bên trong IC sẽ chuyển đồi thành các tín hiệu cụ thể.Đường dữ liệu cĩ nhiệm vụ đa (theo cả 2 chiều)Các đường điều khiển được dùng điều hành IC nhớ:Đường tín hiệu R/W (read/write): chỉ rõ dữ liệu được đọc ra khỏi địa chỉ chỉ định hay ghi vào nĩ.Đường tín hiệu CS (chip select) kích hoạt một IC nhớ hoạt độngRAS (Row Address Select) CAS (column Address Select) để phục vụ hoạt động làm tươi.5.3 Cách tổ chức bộ nhớ trong hệ thống máy PCCách điều hành và quản lý bộ nhớ.Tương thích ngược với các máy đời cũ  bị hạn chế  bổ sung các kiểu bộ nhớ khác, cùng phần cứng và phần mềm.VD: các PC đời cũ chỉ quản lý 1MB bộ nhớ.Các phân loại thơng thường:Bộ nhớ qui uớc (conventional memory)bộ nhớ mở rộng (extended memory)bộ nhớ bành trướng (expanded memory)Ngồi ra (bộ nhớ cao).chỉ cĩ ý nghĩa đối với phần mềm sử dụngBộ nhớ qui ước (conventional memory)640KB bộ nhớ truyền thống giới hạn của DOStừ 00000h – 9FFFFhDùng để nạp và chạy các ứng dụngNguyên thủy chỉ cung cấp 512KBPhần trên từ 640KB -1M dành cho những cúc năng hệ thống.Bộ nhớ mở rộng (extended memory)Khắc phục hàng rào 640KBĐịnh địa chỉ theo chế độ bảo vê (protected mode)80280 cĩ thể định 16MB bộ nhớ, CPU hiên nay cĩ thể đến 4GB hoặc cao hơnYếu tố chủ chốt: phần mềm quản lý (phải được nạp để máy tính cĩ thể truy cập bộ nhớVD: DOS 5.0 cĩ tiện ích HIMEM.SYSDOS khơng dùng được bộ nhớ mở rộngBộ nhớ bành trướng (expanded memory)Khắc phục 640KB của cách định địa chỉ thựcCác khối (block) bộ nhớ bành trướng được chuyển vào trong phạm vi bộ nhớ co sở  chương trình cĩ thểtruy cập trong chế độ thựcĐặc tả: sử dụng những bank 16KB ánh xạ vào trong phạm vi 64KB chế độ thực  cĩ thể xử lý 4 blocks bộ nhớ bành truớng VD: tiện ích EMM386.exe của DOSVùng nhớ trên (UMA):Vùng 384KB bên trên của bộ nhớ thực.Dành riêng xử lý làm bộ nhớ hệ thống.Khơng dùng tồn bộ 384KBKhơng thề dùng cho chương trình ứng dụng, nhưng cĩ thể cho các driver và TSR.Vùng nhớ cao (HMA):Cĩ thể truy cập 1 đoạn segment (64KB) mp\ộ nhớ mở rộng trong chế độ thực.Do cách sáp đặt các đường tín hiệu địa chỉ.Khơng liên lạc với 640KB của DOS5.4 những điểm cần lưu ýtốc độ: thời gian truy cập (access time): khoảng thời gian trễ từ lúc trong bộ nhớ được xác định xong địa chỉ cho tới lúc dữ liệu được đưa tời bus dữ liệu,Đơn vị ns: thường 50 -60nsKhơng cải thiện được tốc độ khi dùng bộ nhớ nhanh trong hệ thống chậmCàng nhiều wait states thì hiệu năng hoạt động hệ thống càng thấp.5.5 tìm hiểu về sự “làm tươi” bộ nhớLàm mạnh lại tín hiệu điện trong bộ nhớ DRAMKhơng làm tươi, dữ liệu sẽ bị mấtMỗi ơ nhớ trong mảng sắp xếp của bộ nhớphải được đọc ra rối ghi vào lại.Được xử lý bởi chipset bo mạch chính5.7 Các loại bộ nhớ vật lýDRAM (Dynamic RAM)Dạng bộ nhớ thơng dụngĐơn giản, ít tốn kém, dễ sản xuấtNội dung phải được làm tươi sau vài msbị ảnh hưởng bởi thời gian truy cậpNgày nay: cịn được dùng trong bộ nhớ hiển thịSRAM (Static RAM)Kiểu bộ nhớ cổ điểnKhơng cần làm tươiTốc độ truy cập nhanh hơn nhiều so với DRAMChế tạo phức tạp (6 transistor hoặc hơn để lưu 1 bit)Tiêu thụ nhiều điện năngThường dùng làm cache L2 trong PCVRAM (video RAM)Dùng cho việc hiển thi thơng tin nhanhPhát minh bởi SamsungDùng cách sắp xếp dual data bus: một bus dữ liệu nhập, một bus dữ liệu xuấtViêc đọc dữ liệu và ghi vào VRAM xảy ra cùng lúc  cài thiện tốc độ hơn nhềiu so với DRAMFPMDRAM (fast page mode DRAM)Phát triển từ DRAMDRAM: mỗi lần truy cập DRAM phải định lại trang cần đọc.FPM cho phép CPU truy cập nhiều phần dữ liệu trên cùng trang khơng cần định vị lạiEDRAM (Enhanced DRAM)Đặt 1 lượng nhỏ RAM tĩnh vào trong bản thân từng module EDRAMGiống cache được bổ sung bên trong RAMHoạt động giống FPMDRAM, nhưng đọc dữ liệu từ cache trướcEDO RAM(Extended data ouput RAM)Một biến thể của DRAMKéo dài thời gian truy xuất cĩ hiêu lựcThực hiện bằng cách sửa đổi vùng đệm xuất, dữ liêu vẫn cĩ hiệu lục cho dến khi co tín hiệu giải phĩngCải thiên từ 15 -30% hiệu năng của bộ nhớBo mạch chính phải dùng 1 chipset để chấp nhận EDOBEDORAM (Brust EDORAM)Dạng biến thể tử EDORAMĐọc dữ liệu theo từng chủm: sau khi dự liệu hợp lệ được cung cấp, ba địa chỉ kế tiếp cĩ thể được đựoc trong mỗi chu kỳ (x-a-a-a)Gặp khĩ khăn trong việc yểm trợ bo mạch chính tố độ hơn 66MHZSDRAM (Synchronous DRAM)Truyền dữ liệu theo 1 tỉ lệ nào đĩ của xung nhịpViệc xuất cĩ thể thực hiện vào bất kỳ thời điểm trong chu kỳ xung nhịpCung cấp chế độ “pipeline brust”: cho phép một cuộc truy cập thứ nhì bắt dầu trước khi cuộc truy cập hiện tại thực hiện xong.Thời gian truy cập giảm (10ns) tốc độ 100MB/sĐược sử dụng rộng rãi hiện nay.Hoạt động giống BEDO RAMTốc dộ truyền 66,100, 133MHz hổ trợ các máy PntiumCDRAM (cached DRAM)Tích hợp cache và DRAMsử dụng giải pháp “set-associative”DDR RAMCho phép tăng gấp đơi tốc độ so với SDRAM266Mhz, 333Mhz, 400Mhz.RDRAM (Rambus DRAM)Do hãng Rambus Inc chế tạoTạo một kiến trúc mới (kênh Rambus)dữ liệu được gửi theo từng khối 256 bytevới một xung nhịp kép 250Mhz, tốc độ 500MB/sTốn kém về thiết kếchỉ thấy RDAM trong các máy chuyen dụng cao cấpVD: mainboard chipset Intel8505.7 Các kỹ thật thực hiện bộ nhớ trong máyBa kiến trúc phổ biếnbộ nhớ phân trang (paged memory)bộ nhớ đam xen (interleaved memory)Đệm cache bộ nhớ (memory caching)Bộ NHỚ PHÂN TRANG (PAGED MEMORY)Chia Ram hệ thống thành từng nhĩm (trang)Một trang từ 512byte đến vài KB.Cho phép truy cập trên cùng trang mà khơng phải đợiBộ NHỚ ĐAM XEN (INTERLEAVED MEMORY)Hiệu năng tốt hơn bộ nhớ phân trang.Kết hơp 2 bank bộ nhớ thành một.Nội dung bộ nhớ bố trí luân phiên giữa 2 vùng này.Cho phép truy cập lần thứ 2 trước khi lần thứ nhất thực hiện xongPhải cung cấp các module dưới dạng các cặp bằng nhauNếu gắn vào 1 bank  hiêu năng kémĐệm cache bộ nhớ (memory caching)Cache là 1 lương SRAM (8KB-1MB) tạo thành mạch thứ cấpHiệu năng 5 -15nsDùng 1 IC kiểm sốt cache theo dõi vị trí nhớ.CPU kiểm tra dữ liệu ở cache trướcPC: thường cĩ 2 cấp độ cache.Bộ nhớ bĩng (Shadow memory)Khắc phục thời gian truy cập chậm của ROM BIOSNội dung của ROM được nạp vào RAM hki hệ thống khởi độngCĩ ích trong những chip khơng dùng tồn bộ độ rộng bus.VD: một hệ thống 16bit dùng bo mạch chức 1 IC ROM 8 bit phải dùng 2 lần truy cập mới được 16 bit5.8 Vấn đề PARITYgiữ cho dữ liệu và chương trìng khơng hề bị lỗi  kỹ thuật parityNguyên lý: mỗi byte ghi vao bộ nhớ đều được kiểm tra và một bit thứ 9 được nối thêm vào sau byte với tính cách một bit kiểm traNếu parity đọc khớp với parity tính: dữ liệu được xem là cĩ giá trị1 byte được cấp 1bit parity, máy 32bit cĩ 4bit parity2 kiểi parity:Parity chẳn(even parity):Bit patiry là 0: nếu số lượng bit 1 là chẳnBit patiry là 1: nếu số lượng bit 1 là lẻParity lẻ(odd parity):Bit patiry là 0: nếu số lượng bit 1 là là lẻBit patiry là 1: nếu số lượng bit 1 là chẳn