Bài giảng Lập trình Hợp ngữ - Chương 4: Tổ chức Memory

chức MemoryROMROM (Read Only Memory) : bộ nhớ chỉ đọc. ROM BIOS chứa phần mềm cấu hình và chẩn đốn hệ thống, các chương trình con nhập/xuất cấp thấp mà DOS sử dụng. Các chương trình này được mã hố trong ROM và được gọi là phần dẽo (firmware).Một tính năng quan trọng của ROM BIOS là khả năng phát hiện sự hiện diện của phần cứng mới trong MT và cấu hình lại hệ điều hành theo Driver thiết bị.8Chương 3 : Tổ chức MemoryROM(cont)Đặc điểm của ROM: Chỉ cho phép đọc khơng cho phép ghi. Dữ liệu vẫn tồn tại khi khơng cĩ nguồn.9Chương 3 : Tổ chức MemoryCác loại Rom PROM (Programmable Read Only Memory) :Cho phép user cĩ thể lập trình và ghi vào ROM bằng cách đốt.EPROM (Erasable Programmable Read Only Memmory)Cho phép user viết ghi chương trình và xĩa ghi lại. Việc xĩa bằng cách dùng tia cực tím.EEPROM (Electrically Erasable Programmable Read Only Memory)bộ nhớ cĩ thể lập trình bằng xung điện đặc biệt10Chương 3 : Tổ chức MemorySecondary MemoryLà bộ nhớ phụ nằm ngồi hộp CPU. Floppy disk, Tapes, Compact discs  là secondary Memory.11Chương 3 : Tổ chức MemorySơ lược về Cache Cache cấp 1 (Level 1-cache) : nằm trong CPU, tốc độ truy xuất rất nhanh, theo tốc độ của CPU. Cache cấp 2 (Level 2-cache) : thường cĩ dung lượng 128K,256K là cache nằm giữa CPU và Ram, thường cấu tạo bằng Ram tĩnh (Static Ram), tốc độ truy xuất nhanh vì khơng cần thời gian làm tươi dữ liệu. Cache cấp 3 (Level 3-cache) : chính là vùng nhớ DRAM dùng làm vùng đệm truy xuất cho đĩa cứng và các thiết bị ngoại vi. Tốc độ truy xuất cache cấp 3 chính là tốc độ truy xuất DRAM.12Chương 3 : Tổ chức MemoryCache (cont) Tổ chức của Cache :liên quan đến chiến lược trữ đệm và cách thức lưu thơng tin trong Cache. Loại lệnh phải thi hành : Cache chứa cả chương trình và dữ liệu, khi CPU truy xuất mà chúng cĩ sẵn thì truy xuất nhanh.Khi CPU cần truy xuất bộ nhớ, cache sẽ kiểm tra xem cái mà CPU cần đã cĩ trong cache chưa. Dung lượng cache : như vậy nếu 1 tập lệnh nằm gọn trong cache (vịng lặp chẳng hạn) thì thực thi rất nhanh.13Chương 3 : Tổ chức MemoryCấu trúc CacheCache được cấu tạo thành từng hàng (cache lines) , 32 bit/hàng cho 386, 128 bit/hàng cho 486, 256 bit/hàng cho Pentium.Mỗi hàng cĩ kèm theo 1 tag để lưu trữ địa chỉ bắt đầu của đoạn bộ nhớ mà thơng tin được đưa vào cache. Nếu là cache cấp 2 (SRAM), địa chỉ bắt đầu của đoạn bộ nhớ đã chuyển data vào cache cịn được lưu trong 1 vùng nhớ riêng.Một bộ điều khiển cache (cache controller) sẽ điều khiển hoạt động của cache với CPU và data vào/ra cache. Chính Cache controller phản ánh chiến lược trữ đệm của cache. Với cache cấp 1, cache controller là 1 thành phần của CPU.Với cache cấp 2, cache controller nằm trên Mainboard. 14Chương 3 : Tổ chức MemoryHiệu suất của CacheCache dùng làm vùng đệm truy xuất nên nếu CPU truy xuất data mà cĩ sẵn trong cache thì thời gian truy xuất nhanh hơn nhiều. Hiệu quả của cache ngồi việc cho tốc độ truy xuất nhanh cịn phụ thuộc vào Cache hit hoặc Cache miss.Cache Hit : tức data cĩ sẵn trong Cache.Cache Miss : tức data chưa cĩ sẵn trong cache.tỉ lệ cache hit và cache miss phụ thuộc vào 3 yếu tố :tổ chức cache , loại lệnh phải thi hành và dung lượng của cache.15Chương 3 : Tổ chức MemoryHiệu suất của CacheTính toán hiệu suất thực thi của Cache :Gọi c thời gian truy xuất của CacheM là thời gian truy xuất bộ nhớh là tỉ lệ thành công (hit ratio), là tỉ số giữa số lần tham chiếu cache với tổng số lần tham chiếu. h =(k-1)/kTỉ lệ thất bại (miss ratio) (1-h)Thời gian truy xuất trung bình = c+(1-h)mKhi h 1, tất cả truy xuất đều tham chiếu tới Cache, thời gian truy xuất trung bình  c.Khi h 0, cần phải tham chiếu bộ nhớ chính mọi lúc, thời gian truy xuất trung bình  c+m.16Chương 3 : Tổ chức MemoryHiệu suất của Cache (cont)CPUTrong Registers?Trong Cache L1?Trong Cache L2 trên chip?Trong Cache L2 thứ cấp?Trong RAM?Trên Đĩa?17Chương 3 : Tổ chức MemoryA Two Level Caching System18Chương 3 : Tổ chức MemoryCác chiến lược trữ đệm trong Cache Các chiến lược trữ đệm liên quan đến tác vụ đọc ghi từ CPU. Cĩ 2 loại : Writethrough Cache (WTC) và Writeback cache (WBC). Khi CPU đọc từ bộ nhớ qui ước thì WTC và WBC đều như nhau : sẽ đọc 1 đoạn nội dung trong bộ nhớ vào cache. Khi CPU ghi ra bộ nhớ qui ước : WTC : CPU ghi data ra vùng đệm ghi (write buffer) rồi bỏ đĩ tiếp tục việc khác, cache sẽ lấy nội dung trong buffer rồi chịu trách nhiệm ghi ra bộ nhớ qui ước khi bus rãnh. WBC : CPU ghi data vào cache, khi cache đầy thì đẩy thơng tin ra bộ đệm (đệm castoff) rồi từ castoof, data chuyển sang bộ nhớ qui ước.19Chương 3 : Tổ chức MemoryInterrup Vector TableBIOS and DOS dataResident portion of DOSUser RAMEGA Color VideoMonochrome VideoColor VideoReserved ROM (not used)Reserved ROMROM BASICROM BIOS000000040000600A0000B0000B8000C0000F0000F6000FE000MEMORYMAP20Chương 3 : Tổ chức MemoryMemory Map1024 bytes thấp nhất chứa bảng vector interruptDos data Area chứa các biến được DOS sử dụng như : Keyboard buffer : các phím nhấn được lưu cho đến khi được xử lý. Cờ chỉ tình trạng keyboard : cho biết phím nào đang được nhấn. Địa chỉ cổng printer. Địa chỉ cổng tuần tự Mô tả các thiết bị đang có trong hệ thống : tổng dung lượng bộ nhớ, số ổ đĩa, kiểu màn hình 21Chương 3 : Tổ chức MemoryMemory MapUser Ram : vị trí thường trú của DOS ở địa chỉ 0600H.Vùng nhớ trống nằm ngay dưới vùng nhớ Dos.Rom Area : từ C000H – FFFFHđược IBM dành riêng cho Rom sử dụng chứa hard disk controller, Rom Basic.Rom BIOS : từ F000H – FFFFH vùng nhớ cao nhất của bộ nhớ chứa các chương trình con cấp thấp của Dos dùng cho việc xuất nhập và các chức năng khác..22Chương 3 : Tổ chức MemoryQuá trình Boot máyXãy ra khi ta power on hay nhấn nút Reset.Bộ VXL xóa tất cả ô nhớ của bộ nhớ trở về 0, kiểm tra chẳn lẻ bộ nhớ, thiết lập thanh ghi CS trỏ đến segment FFFFh và con trỏ lệnh IP trỏ tới địa chỉ offset bằng 0. Chỉ thị đầu tiên được MT thực thi ở địa chỉ ấn định bởi nội dung cặp thanh ghi CS:IP, đó chính là FFFF0H , điểm nhập tới BIOS trong ROM.23Chương 3 : Tổ chức MemoryTrình tự tác vụ đọc ô nhớ CPU đưa địa chỉ ô nhớ cần đọc vào thanh ghi địa chỉ. Mạch giải mã xác định địa chỉ ô nhớ. CPU gửi tín hiệu điều khiển đọc  bộ nhớ. Nội dung ô nhớ cần đọc được đưa ra thanh ghi dữ liệu. CPU đọc nội dung của thanh ghi dữ liệu.24Chương 3 : Tổ chức MemoryMạch giải mã địa chỉ ô nhớMạch điện có nhiệm vụ xác định đúng ô nhớ cần truy xuất đang có địa chỉ lưu trong thanh ghi địa chỉ.Bộ nhớ làm việc được chia thành nhiều ô nhớ.Kích thước mỗi ô nhớ thay đổi tùy theo máy, thường là 8 hay 16 bit tức 1 byte hay 1 word.Nếu kích thước mỗi ô nhớ là 1 byte thì sẽ có 8 đường dữ liệu song song nối bộ nhớ làm việc với bộ VXL. Mỗi đường 1 bit , tất cả 8 đường tạo thành một tuyến dữ liệu (data bus)25Chương 3 : Tổ chức MemoryTruy xuất bộ nhớ (cont)ĐƠN VỊ XỬ LÝD7D6D5D4D3D2D1D0DATA BUSÔ NHỚBỘ NHỚĐọc / ghi dữ liệu26Chương 3 : Tổ chức MemoryTrình tự tác vụ ghi ô nhớ CPU đưa địa chỉ ô nhớ cần ghi vào thanh ghi địa chỉ của bộ nhớ. Mạch giải mã xác định địa chỉ ô nhớ. CPU đưa dữ liệu cần ghi vào thanh ghi dữ liệu của bộ nhớ. CPU gửi tín hiệu điều khiển ghi  bộ nhớ. Nội dung trong thanh ghi dữ liệu được ghi vào ô nhớ có địa chỉ xác định.27Chương 3 : Tổ chức MemoryTruy xuất bộ nhớ : ghi ô nhớ ........Bộ giải mãĐịa chỉ A0A1A2A3A4000000000100010000111111011111Đơn vị Xử lýÔâ nhớ được chọnBộ nhớ28Chương 3 : Tổ chức MemoryStackStack là vùng nhớ đặc biệt dùng để lưu trữ địa chỉ và dữ liệu.Stack thường trú trong stack segment.Mỗi vùng 16 bit trên stack được trỏ đến bởi thanh ghi SP, gọi là stack pointer.Stack pointer lưu trữ địa chỉ của phần tử dữ liệu cuối mới được thêm vào (pushed lên stack.) 29Chương 3 : Tổ chức MemoryStack phần tử dữ liệu cuối mới được thêm vào này lại là phần tử sẽ được lấy ra (popped trước tiên).  Stack làm việc theo cơ chế LIFO (Last In First Out).Xét ví dụ sau : giả sử stack đang chứa 1 giá trị 0006Sau đĩ ta đưa 00A5 vào stack30Chương 3 : Tổ chức MemoryStack0006SPBEFORE0006SPAFTERLOW MEMHIGH MEMHIGH MEMSP giảm 100A531Chương 3 : Tổ chức MemoryCông dụng của Stack Khi 1 chương trình con được gọi, stack sẽ lưu trữ địa chỉ trở về ngay sau khi chương trình con thực hiện xong. Các ngôn ngữ cấp cao thường tạo ra 1 vùng nhớ bên trong chương trình con gọi là stack frame để chứa các biến cục bộ. Dùng để lưu trữ dữ liệu tạm cho thanh ghi nếu ta cần sử dụng các dữ liệu này.32Chương 3 : Tổ chức MemorySummary SlideCờ nào được thiết lập khi 1 phép tính số học không dấu quá rộng không vừa với đích?Hai thanh ghi nào được tổ hợp thành địa chỉ của lệnh sẽ được thực kế tiếp?Nêu quá trình đọc bộ nhớ. Tại sao quá trình đọc bộ nhớ lại chiếm nhiều chu kỳ máy hơn so với truy cập thanh ghi?Thanh ghi AH bị sửa đổi, tại sao thanh ghi AX cũng thay đổi theo.Nội dung nào chiếm 1024 bytes thấp nhất của bộ nhớ?33Chương 3 : Tổ chức MemoryCâu hỏi ôn tậpVai trò của Cache trong máy tính.Trình bày chiến lược trữ đệm của Cache.Phân biệt bộ nhớ RAM và ROM.Nêu trình tự quá trình thực hiện khi khởi động máy tính.34Chương 3 : Tổ chức MemoryCâu hỏi ôn tậpMột bộ nhớ có dung lượng 4Kx8.a) Có bao nhiêu đầu vào dữ liệu, đầu ra dữ liệu.b) Có bao nhiêu đường địa chỉ.c) Dung lượng của nó tính theo byte. 35Chương 3 : Tổ chức MemoryCâu hỏi ôn tậpBộ nhớ Cache nằm giữa :a) Mainboard và CPUb) ROM và CPUc) CPU và bộ nhớ chính. d) Bộ nhớ chính và bộ nhớ ngồi36Chương 3 : Tổ chức MemoryCâu hỏi ôn tậpTheo quy ước, ngườI ta chia bộ nhớ thành từng vùng cĩ những địa chỉ được mơ tả bằng :a) số thập phânb) số thập lục phânc) số nhị phân d) số bát phân 37Chương 3 : Tổ chức Memory