Bài giảng Mainboard - CPU

CPU điển hình chỉ thực hiện 3 chức năng chung :

 Tính toán toán học

 Các phép so sánh luận lý

 Điều tác dữ liệu

 Mỗi chức năng được “thi hành” như một phần của 1 chương trình “mà” CPU đọc và làm theo ? thay đổi c/trình, các h/động của CPU sẽ được dàn xếp lại mà không cần phải t/đổi hệ mạch máy tính.

 MCP ( MathCo – Processor : Bộ đồng xử lý toán học) hoặc NPU (Numerical Processing Unit : Đ/vị xử lý số). 2 thiết bị này được thiết kế để kết hợp làm việc với CPU.

 Ngày nay, MCP đã được tích hợp vào trong CPU.

 CPU liên quan mật thiết với tốc độ và khả năng vận hành chung của PC.

Các loại bus trong CPU : Data bus – Address bus và Control bus.

Các bus này cho phép CPU liên lạc với các thành phần khác của PC.

Các data bus càng lớn càng tốt vì chúng cho phép chuyển giao nhiều data hơn và nhanh hơn.

Để CPU đọc hoặc ghi data, nó phải có khả năng chỉ định chính xác cổng I/O hoặc vị trí trong bộ nhớ hệ thống.

Các vị trí được đ/nghĩa thông qua 1 bus địa chỉ.

Số lượng bit trong bus địa chỉ biểu thị số lượng vị trí vật lý mà CPU có thể truy cập.

 

ppt24 trang | Chia sẻ: hienduc166 | Lượt xem: 559 | Lượt tải: 0download
Bạn đang xem trước 20 trang tài liệu Bài giảng Mainboard - CPU, để xem tài liệu hoàn chỉnh bạn click vào nút TẢI VỀ ở trên
1CPU(Central Processing Unit)2 CPU điển hình chỉ thực hiện 3 chức năng chung : Tính toán toán học Các phép so sánh luận lý Điều tác dữ liệu Mỗi chức năng được “thi hành” như một phần của 1 chương trình “mà” CPU đọc và làm theo  thay đổi c/trình, các h/động của CPU sẽ được dàn xếp lại mà không cần phải t/đổi hệ mạch máy tính. MCP ( MathCo – Processor : Bộ đồng xử lý toán học) hoặc NPU (Numerical Processing Unit : Đ/vị xử lý số). 2 thiết bị này được thiết kế để kết hợp làm việc với CPU. Ngày nay, MCP đã được tích hợp vào trong CPU. CPU liên quan mật thiết với tốc độ và khả năng vận hành chung của PC.3Cơ sở về CPUCác loại bus trong CPU : Data bus – Address bus và Control bus. Các bus này cho phép CPU liên lạc với các thành phần khác của PC.Các data bus càng lớn càng tốt vì chúng cho phép chuyển giao nhiều data hơn và nhanh hơn.Để CPU đọc hoặc ghi data, nó phải có khả năng chỉ định chính xác cổng I/O hoặc vị trí trong bộ nhớ hệ thống.Các vị trí được đ/nghĩa thông qua 1 bus địa chỉ.Số lượng bit trong bus địa chỉ biểu thị số lượng vị trí vật lý mà CPU có thể truy cập.4Các tín hiệu điều khiển được dùng để đồng bộ hóa và phối hợp hoạt động của CPU với các thiết bị khác trong máy tính.Các tín hiệu điều khiển thực hiện :Các chức năng đọc hoặc ghi (ra bộ nhớ hoặc I/O)Các kênh ngắt (IRQ)Trắc nghiệm và chỉnh lại CPUĐiều khiển và là trọng tài bus.Điều khiển DMA.Tình trạng CPUKiểm tra tính chẳn lẻ.Hoạt động cache.5Các chế độ định địa chỉCác CPU Intel ban đầu chỉ dùng 20 dòng địa chỉ (8086, 8088)  chỉ truy cập 20 dòng địa chỉ (220 = 1.048.576) & DOS được viết để làm việc trong 1MB này (real mode).CPU ngày nay vận hành ở 2 chế độ : real mode và protect mode.Ở protect mode, hổ trợ các khối lượng bộ nhớ vật lý lớn hơn nhiều và hổ trợ bộ nhớ ảo.Khi chương trình yêu cầu nhiều RAM hơn , CPU có khả năng tráo mã giữa bộ nhớ và ổ cứng  mô phỏng RAM phụ trội.6Công nghệ CPU ngày nayHệ thống P-Rating (PR).Các socket CPU.Các CPU CISC và RISC.Xử lý lệnh theo Pipelining.Tiên đoán nhánh (Branch Prediction).Thi hành siêu vô hướng (Superscalar Excution).Thi hành động (Dynamic Excution).Các phần mở rộng Multimedia.7Hệ thống P-Rating (PR)Do Cyrix, IBM, SGS Thomson thiết kế năm 1986.Dùng 1 phần chỉ định “PR”, 1 CPU có thể được coi ngang bằng với Intel Pentium (VD : AMD 133Mhz Am5x86 được đánh dấu PR75, hoạt động như 1 CPU Intel 75Mhz).Khi mức xếp loại có gộp thêm 1 hậu tố, “+” hoặc “++”,  hoạt động tốt hơn CPU Intel tương ứng.Được xếp loại dựa theo chuẩn Winston.8Socket CPU9CPU CISC & RISCCPU truyền thống dựa trên kiến trúc CISC (Complex Instruction Set Computing : Tính toán bằng tập lệnh phức tạp - dùng nhiều transistor) thường dùng cho các máy để bàn và các máy tính di động.CPU dựa trên kiến trúc RISC (Reduced Instruction Set Computing : tính toán bằng tập lệnh rút gọn – dùng ít transistor  khả năng vận hành CPU cao hơn). Xử dụng trong các thiết bị ngoại vi chuyên trách (máy in laser).10Xử lý lệnh theo PipelineCác CPU xử lý các chỉ lệnh và phát sinh các kết quả thông qua các khoá chuyển transistor bên trong CPU chính.CPU ban đầu xử lý mỗi lần 1 chỉ lệnh – được hoàn thành trong vài xung nhịp.Kỹ thuật lập ống dẫn (instruction pipelining) cho phép chỉ lệnh mới bắt đầu xử lý trong khi chỉ lệnh hiện hành đang được xử lý.11Branch Prediction (Tiên đoán nhánh)Là kỹ thuật cố gắng phỏng đoán địa chỉ đúng đắn của chỉ lệnh kế tiếp trong khi chỉ biết lệnh hiện hành.Nếu đoán sai nhánh (mispredict), nhánh đúng phải được xác định.Tính năng tiên đoán nhánh của CPU hiện đại phải cực kỳ mạnh.12Superscalar Excution (Thi hành siêu vô hướng)CPU truyền thống đã dùng 1 động cơ thi hành (Excution Engine) duy nhất xử lý các chỉ lệnh  cho kết quả cho 1 chỉ lệnh trong một xung nhịp bất kỳ.Nhờ bổ sung nhiều EE, CPU có khả năng xử lý nhiều chỉ lệnh cho mỗi xung nhịp. Điều này gọi là các bộ xử lý siêu “vô hướng”.13Dynamic Excution(Thi hành động)CPU nhanh nhất cũng thi hành các chỉ lệnh theo thứ tự mà chúng được ghi trong chương trình cụ thể.Kỹ thuật thi hành động cho phép bộ xử lý đánh giá luồng chương trình và “chọn” thứ tự tốt nhất để xử lý các chỉ lệnh.14MultimediaMMX được Intel giới thiệu vào năm 1996 – tích hợp vào CPU Pentium MMX. Với 57 chỉ lệnh mới mạnh.Sử dụng kỹ thuật SIMD (Single Instruction Multiple Data) cho phép xử lý song song nhiều thành phần dữ liệu.MMX cung cấp hầu hết phần hổ trợ cho các ảnh 2D và audio.15MultimediaAMD tập trung vào 21 chỉ lệnh mới về các tính năng liên quan đến 3D, giúp tăng cường đáng kể tiến trình xử lý các ảnh đồ họa 3D (cũng như mpeg)  công nghệ 3DNow. C/c tính năng xử lý 3D tăng cường.Năm 1999, Intel cập nhật phần mở rộng MMX bằng công nghệ SSE (Streaming SIMID Extensions) cho Pentium III. Bổ sung 70 chỉ lệnh mới cho phép xử lý ảnh cao cấp, đồ họa 3D mạnh, streaming video và audio, nhận dạng tiếng nói và các tính năng internet.16CPU Family80186 (1980)80186 16bit được xây dựng trên nền x86 để cung cấp các tính năng bổ sung như bộ phát sinh xung nhịp bên trong, system control, IRQ control, DMA control và hệ mạch bộ tính giờ/bộ đếm ngay trên CPU chính.Là CPU đầu tiên bỏ tốc độ xung nhịp 5Mhz và thay bằng 8Mhz, 10Mhz và 12,5Mhz.Vẫn tương thích với 8086 và 8088 là có 24 thanh ghi và 20 dòng địa chỉ.1780286CPU 80286 có 24 thanh ghi, 24 dòng địa chỉ, 134.000 transitor.Vận hành ở 1.2MIPS, 1.5 MIPS và 2.66 MIPS (với 8, 10, 12.5 Mhz).Cho phép trực tiếp định địa chỉ 16MB Ram. Ngoài ra, nó còn quản lý tới 1GB bộ nhớ ảo.Để duy trì tính tương thích với8086/8088, nó còn có thể vận hành ở chế độ thực.Có thể chuyển từ real mode  protect mode nhưng với chiều ngược thì phải cần tiến trình warm boot. I286 dùng 1 MCP đứng độc lập – 80287.1880386 (1985-1990)Sản xuất vào năm 1985. 80386DX với bus dữ liệu 32bit, thông suất dữ liệu tức thời gấp đôi so với i286, 257.000 tst, 32 thanh ghi.Các version 16Mhz, 20Mhz, 25Mhz và 33Mhz cho phép thông suất data đạt tới 50MB/s và năng lực xử lý đến 11.4 MIPS ở mức 33Mhz.Bus địa chỉ 32 bit cho phép truy cập trực tiếp 4Gb và quản lý 64TB bộ nhớ ảo.Là CPU đầu tiên xử dụng công nghệ instruction pipelining.Có chế độ hoạt động mới Virtual real-mode – cho phép CPU chạy vài phiên real mode đồng thời dưới các OS như Windows1980386 (1985-1990)1988 : Sx ra CPU 80386SX với 24 dòng địa chỉ. Năng lực xử lý chỉ vào khoảng 3.6MIPS ở 33Mhz.1990 : CPU 80386SL ra đời. Có 855.000 tst . Nó kết hợp giữa bộ chip tương thích ISA với hệ mạch quản lý nguồn điện đã tối ưu hoá để dùng trong các máy tính di động. Mỗi thành viên trong gia đình i386 đều dùng các MCP độc lập (80386 DX, SX và SL).Có thể chuyển đổi qua lại giữa real- protect.2080486 (1986-1990)Năm 1989, 80486 DX ra đời với 1.2tr tst, 29 thanh ghi, 32 dòng địa chỉ  có khả năng truy cập đến 4GB RAM vật lý và lên tới 64TB bộ nhớ ảo.Cung cấp khả năng vận hành gấp đôi i386 với 26.9 MIPS ở mức 38Mhz.Như i386, dùng tính năng lập ống dẫn để cải thiện tiến trình thi hành chỉ lệnh nhưng còn bổ sung thêm 8KB bộ nhớ cache ngay trên CPU.Cache tiết kiệm thời gian truy cập bộ nhớ bằng cách đoán trước các chỉ lệnh kế tiếp mà CPU sẽ cần và nạp chúng vào bộ nhớ cache trước khi CPU thực tế cần chúng.2180486 (1986-1990)Một cải tiến mới của i486 là gộp MCP vào ngay trong CPU.Do các PC càng lỗi thời  cần nâng cấp PC. i386 hổ trợ các đợt nâng cấp CPU – Ở đó, các CPU dùng 1 xung nhịp bên trong nhanh hơn có thể, được chèn vào hệ thống hiện có. Công nghệ đó gọi là OverDride.Năm 1991, Intel phát hành 80486SX và 486DX50. Cả hai đều c/c tính năng định đ/c 32bit, 1 đường truyền data 32bit và 8Kb bộ nhớ cache ngay trên chip.486DX50 hoạt động ở tốc độ xung nhịp 50Mhz, ở đó nó vận hành ở mức 41.1 MIPS – Không nâng cấp lên overdrive được vì không có phiên bản 3V.2280486 (1986-1990)Các CPU OverDriver đầu tiên : 486DX2/50 và 486DX2/66. (DX2 chỉ rõ IC đang dùng 1 xung nhịp bên trong nhân đôi tần số của hệ thống).Các CPU OverDriver có các bộ đồng xử lý toán học bên trong.i486DX2/50 chạy ở tần số 25Mhz và CPU vận hành ở mức 40.5 MIPS.i486DX2/66 chạy ở tần số 33Mhz và CPU vận hành ở mức 54.5 MIPS.Năm 1992, Inetl phát hành CPU 80486SL (phiên bản nguồn điện thấp). Data bus là 32bit, Add. bus 32bit, 8KB cache trên bo và MCP tích hợp.2380486 (1986-1990)i486SX có 2 ver. 25Mhz và 33Mhz. Có mức thiết kế 3V và 5V ở mức 33Mhz. Hoạt động ở tốc độ 26.9 MIPS1993 : bổ sung 3 đời CPU : 80486DX2/40 , 486SX/SL enhanced, 486DX/SL.486DX2/40 (20Mhz – 21.1MIPS).486SX/SL (33Mhz – 26.9 MIPS).486DX/SL (33Mhz – 26.9 MIPS).1994 : Phát hành 486DX4 OverDrive. Thiết bị overdrive 3.3V này là các bộ nhân ba xung nhịp. Do đó i486DX4/100 chạy ở tốc độ xung nhịp mainboard 33Mhz.24Pentium (1993-1998)Năm 1993, CPU Pentium 3.21 tr TST ra đời (có tên P5 hoặc P54).Vẫn giữ lại độ rộng bus địa chỉ của i486 family.Có thêm External data bus là 64bit – có thể điều quản gấp đôi thông suất dữ liệu của các i486 ở mức 60Mhz.Pentium vận hành ở tốc độ xung nhịp 66Mhz cho ra 111.6 MIPS (gấp đôi năng lực của i486DX2/66)

File đính kèm:

  • pptTai lieu 02Cpu.ppt
Bài giảng liên quan