Bài giảng Mainboard - Memory (Tiếp theo)

MEMORY(Continous)Bộ nhớ đảm nhận nhiệm vụ đưa dữ liệu đến CPU. Do không đủ khả năng đưa data đến CPU nhanh  CPU phải đợi.Access time : khoảng thời gian trễ từ lúc dữ liệu trong bộ nhớ xác định xong địa chỉ cho tới lúc dữ liệu được đưa đến tới bus dữ liệu hoàn tất.Được đo bằng nano giây (ns) – 50ns  60ns.Waitstate : CPU phải đợi trong 1 vài xung nhịp để bộ nhớ có thêm thời gian làm việc.Các PC thường dùng 1  3 ws.Các PC đời mới có các bộ nhớ cao cấp thì hoạt động không cần ws nào cả (zero wait state). Tuy nhiên, các PC này vẫn hỗ trợ wait state.RefreshTín hiệu điện được đặt trên mỗi ô lưu trữ của DRAM phải được làm tươi định kỳ sau mỗi vài ms.Refresh : mỗi ô nhớ trong mảng của bộ nhớ phải được đọc ra rồi ghi vào lại.Được xử lý bởi chipset của mainboard.Các loại bộ nhớ vật lýĐể máy tính làm việc, CPU phải lấy lệnh của chương trình và trao đổi data trực tiếp với bộ nhớ  bộ nhớ phải theo kịp CPU.Xử dụng các biện pháp : wait state hay thay đổi kiến trúc bộ nhớ  có nhiều loại RAM được phát minh.DRAM (Dynamic RAM)Thông dụng và được xử dụng rộng rãi nhất.DRAM đạt được sự kết hợp tốt giữa mật độ và tốc độ trong khi cấu trúc đơn giản  dể sản xuất.Nhược điểm : Nội dung DRAM phải được làm tươi sau vài ms.Thời gian truy cập dài.Ngày nay thường được sử dụng trong các video card.SRAM (Static RAM)Là loại bộ nhớ cũ hơn DRAM.Không đòi hỏi phải có hoạt động làm tươi thường xuyên và có thể được chế tạo để hoạt động ở tốc độ truy cập nhanh hơn so với DRAM.Nhược điểm : Sử dụng nhiều linh kiện hơn  làm giảm mật độ của SRAM và làm tăng điện năng.Thường sử dụng làm RAM cache L2 (do tốc độ cao).VRAM (Video RAM)Được phát minh bởi hãng Samsung Electronics. Đã đạt được những sự cải thiện rất lớn về tốc độ bằng cách sắp xếp dual data bus (cho phép đọc và ghi dữ liệu vào VRAM đồng thời).Chỉ đạt được hiệu quả rõ nét trên những hệ thống hiển thị cao cấp.FPMDRAM (Fast Page Mode RAM)Muốn đọc 1 “trang” bộ nhớ, trước hết phải định vị “trang” đó.DRAM phải định vị lại trang đó cho việc yêu cầu truy cập.FPMDRAM cho phép CPU truy cập nhiều phần dữ liệu trên cùng 1 “trang” mà không mỗi lúc phải định vị “trang”.Những chu kỳ đọc và ghi sau đó đều diễn ra trên một “trang” đã được định vị trước đó thì FPMDRAM đều có thể truy cập mọi vị trí cụ thể trên trang đó ngay.EDRAM (Enhanced DRAM)Một dạng biến thể của DRAM. Ra đời 8/1994.Giúp hệ thống không dùng external cache bằng cách đặt 1 lượng nhỏ SRAM trong bản thân từng module EDRAM  bổ sung EDRAM  bổ sung cache.Do cấu trúc nên nó có thể hoạt động như FPMDRAM. Nếu data đã có sẳn trong cache của EDRAM  hệ thống truy cập data đó mất 15ns.Nếu data không có sẳn  data sẽ được truy cập từ phần DRAM của EDRAM và mất khoảng thời gian là 35ns.EDO RAM(Extended Data Output RAM)Cũng là 1 dạng biến thể của DRAM.Đặc điểm : kéo dài (extend) thời gian mà dữ liệu xuất có hiệu lực.Thực hiện việc “kéo dài” bằng cách sửa đổi vùng đệm xuất (output buffer) của DRAM.Data này sẽ vẫn có hiệu lực cho tới khi bo mạch chính gởi 1 tín hiệu đến để giải phóng nó  phải có tín hiệu bên ngoài mới điều khiển được EDO RAM  main phải được thiết kế để chấp nhập EDO.BEDO RAM (Burst Extended Data Output RAM)Biến thể mạnh mẽ của EDO RAM.Đọc data theo từng chùm (burst). Nghĩa là khi 1 địa chỉ dữ liệu hợp lệ được cung cấp, 3 địa chỉ data kế tiếp sẽ được đọc mỗi cái chỉ trong 1 chu kỳ.Mặc dù BEDO có nhiều ưu điểm hơn EDO, nhưng hiện nay nó vẫn chỉ được hỗ trợ bởi chipset VIA.Gặp khó khăn trong việc yểm trợ các main có bus hệ thống > 66MHZ.SDRAM(Synchronous or Synchronized RAM)Bộ nhớ thông thường chỉ truyền data theo 1 tỉ lệ nào đó của chu kỳ xung nhịp.SDRAM sửa đổi sao cho việc kết xuất có thể được thực hiện vào bất cứ thời điểm nào trong 1 chu kỳ xung nhịp.Pipeline burst : cho phép 1 cuộc truy cập thứ 2 được bắt đầu trước khi cuộc truy cập hiện tại thực hiện xong.Cách truy cập bộ nhớ “liên tục” này khiến thời gian truy cập hiệu dụng còn 10ns và có thể truyền data với tốc độ lên đến 100Mb/s.Thường được sử dụng trên các mainboard ngày nay.CDRAM (Cached RAM)Giống như EDRAM, tích hợp bộ nhớ cache và DRAM trên cùng 1 IC  không cần L2 cache và mỗi khi thêm CDRAM là thêm cache.Khác biệt : Sử dụng giải pháp cache.DDR RAM (Double Data Rate RAM)Hạn chế của lý thuyết của thiết kế là 125Mhz (dù công nghệ mới cho phép hoạt động ở 133Mhz và 150Mhz).DDR cho phép tăng gấp đôi tốc độ so với SDRAM (266Mhz) và thậm chí gấp 3,4 lần (như các loại DDR trên thị trường hiện nay).Các PC hiện nay thường sử dụng DDR RAM.RDRAM (Rambus DRAM)Hãng Rambus Inc. đã tạo ra 1 kiến trúc bộ nhớ mới gọi là Rambus Channel.Cách thức hoạt động :CPU hay 1 IC chuyên dụng đóng vai trò như 1 thiết bị server, còn các thanh RDRAM được dùng thiết bị slaver.Data được gửi tới lui qua rambus channel theo từng khối 256byte.Với 1 xung nhịp kép 250Mhz  tốc độ truyền data đạt tới 500MB/sDo chi phí cao nên chỉ sử dụng trong các PC chuyên dùng cao cấp mà thôi.Sử dụng chipset Intel 850.Các kỹ thuật thực hiện bộ nhớ trong máyThay vì chịu tốn kém thêm cho các thiết bị nhớ đặc biệt, các nhà sản xuất sẽ dùng loại bộ nhớ ít tốn kém – sau đó thiết kế để nó hoạt động theo 1 kiến trúc nào đó.Các loại kiến trúc phổ biến nhất là :Bộ nhớ phân trang (Page memory)Bộ nhớ đan xen (Interleaved memory)Bộ nhớ đệm (Memory caching)Bộ nhớ bóng (Shadow meemory)Page memoryChia RAM hệ thống ra thành những nhóm (hoặc trang) nhỏ, dài từ 512bytes  vài KB.Mạch điện quản lý bộ nhớ trên main cho phép những cuộc truy cập bộ nhớ sau đó trên cùng 1 “trang” mà không phải đợi (zero wait state).Nếu cuộc truy cập sau đó xảy ra bên ngoài trang, thì sẽ có 1 vài wait state được thành lập trong khi “trang” mới được thành lập. (Về kỹ thuật thì giống như FPM DRAM).Kiến trúc loại này được thực hiện bên các máy i286 cao cấp, các máy PS/2 và nhiều máy i386.Interleaved memoryMang lại hiệu năng tốt hơn bộ nhớ phân trang.Kết hợp 2 bank bộ nhớ lại thành một - 1 chẳn (even) và 1 lẻ (odd) – cho nên nội dung của bộ nhớ được bố trí luân phiên giữa 2 vùng này.Cho phép 1 cuộc truy cập bộ nhớ trong phần thứ 2 được bắt đầu trước khi cuộc truy cập bộ nhớ trong phần thứ 1 được thực hiện xong.Phải cung cấp các module nhớ dưới các các cặp cân bằng nhau.Cache MemoryCache là 1 lượng nhỏ của Fast SRAM (còn gọi là Tag RAM) (8KB – 1MB), tạo thành 1 mạch giao tiếp giữa CPU và DRAM. Thông thường có hiệu năng hoạt động đủ để theo kịp 1 CPU sử dụng zero waite state.Một IC cache controller trên board sẽ theo dõi những vị trí nhớ được truy cập tuần tự (cũng như những vị trí nhớ được đoán trước) rồi sao chép những nội dung ấy vào trong cache.Cache hit và cache miss.Tag RAM đóng vai trò như 1 index – ghi lại những vị trí khác nhau của dữ liệu được chứa trong cache.Cache system được thiết kế tốt có thể đạt được tỉ lệ nhắm trúng (hit ratio) là 95% ( hay bộ nhớ có thể vận hành không có wait state trong 95% thời gian.Cache MemoryCó 2 level cache : Internal cache (cache level 1 hay cache L1) và external cache (là SRAM được lắp dưới dạng các module DIP hoặc COAST trên main).Pentium đời đầu có bao nhiêu cache ?P II và PIII loại Slot1 tích hợp từ 256KB-512KB L2 vào ngay trong hộp chứa bộ vi xử lý.PIII loại PPGA có 256KB cache L2 trong khi AMD Athlon có 512KB cache.Celeron có từ 128KB-256KB (300A ) trong khi Duron có 256KB cache.Shadow memoryDo thời gian truy cập trên các chip ROM (ROM BIOS hay IC ROM trên bo mạch mở rộng) rất chậm (vài trăm ns)  dùng kỹ thuật tạo bóng (shadowing) để truy cập nhanh hơn.Cách hoạt động :Nội dung RAM được nạp vào trong 1 khu vực RAM nhanh trong khi hệ thống khởi động.Máy sẽ ánh xạ vùng này vào trong những vị trí nhớ được dùng bởi các chip ROM.Khi chương trình ROM được truy cập trong thời gian vận hành máy, thông tin của chúng sẽ được lấy từ shadowed ROM chứ không phải IC ROM thật sự  tăng hiệu năng lên 300%.ParityNguyên lý :Mỗi byte ghi vào bộ nhớ đều được kiểm tra và 1 bit thứ 9 được nối vào sau byte đó.Khi địa chỉ bộ nhớ ấy được CPU đọc ra, mạch điện kiểm tra bộ nhớ sẽ tính ra bit parity theo byte đọc được rồi so sánh nó với bit parity thực tế đọc được từ bộ nhớ.Nếu bit parity đọc được khớp với bit parity tính được  byte dữ liệu đó được xem là có giá trị  CPU có hể tiếp tục công việc. Nếu không khớp với nhau, hệ thống ghi nhận có lỗi và ngừng lại.ParityCó 2 kiểu parityParity chẳn (even parity) : bit parity dành cho 1 byte sẽ được đặt là 0 nếu đã có sẳn 1 số lượng chẳn các bit 1 trong byte tương ứng (giữ cho số lượng bit 1 vẫn chẳn).bit parity dành cho 1 byte sẽ được đặt là 1 nếu số lượng bit 1 trong byte không phải là số chẳn.Parity lẻ (odd even)