Tài liệu vi xử lí - Chương 1: Đại cương - Phạm Hùng Khánh

8 – 1982): vi xử lý 16 bit, đại diện là 68000/68010 (Motorola) 
hay 8086/80286/80386 (Intel) 
+ Tập lệnh đa dạng với các lệnh nhân, chia và xử lý chuỗi. 
+ Địa chỉ bộ nhớ có thể từ 1 ÷ 16 MB và có thể phân biệt tới 64KB địa 
chỉ cho ngoại vi 
+ Sử dụng công nghệ HMOS. 
+ Tốc độ 0.1 ÷ 1 µs / lệnh với tần số xung nhịp 5 ÷ 10 MHz. 
- Thế hệ 4: vi xử lý 32 bit 68020/68030/68040/68060 (Motorola) hay 
80386/80486 (Intel) và vi xử lý 32 bit Pentium (Intel) 
+ Bus địa chỉ 32 bit, phân biệt 4 GB bộ nhớ. 
+ Có thể dùng thêm các bộ đồng xử lý (coprocessor). 
+ Có khả năng làm việc với bộ nhớ ảo. 
+ Có các cơ chế pipeline, bộ nhớ cache. 
+ Sử dụng công nghệ HCMOS. 
4.2. Vi xử lý (µP – microproccessor) 
4.2.1. Phân loại vi xử lý 
- Multi chip: dùng 2 hay nhiều chip LSI (Large Scale Intergration: tích hợp từ 
1000 ÷ 10000 transistor) cho ALU và control. 
- Microprocessor: dùng 1 chip LSI/VLSI (Very Large Scale Intergration: tích 
hợp ÷ 10000 transistor) cho ALU và control. 
- Single chip microprocessor (còn gọi là microcomputer / microcontroller): là 
1 chip LSI/VLSI chứa toàn bộ các khối như hình 1.7. 
4.2.2. Sơ đồ khối một máy tính cổ điển 
Hình 1.7 – Sơ đồ khối một máy tính cổ điển 
- ALU (đơn vị logic số học): thực hiện các bài toán cho máy tính bao gồm: +, 
-, *, /, phép toán logic,  
- Control (điều khiển): điều khiển, kiểm soát các đường dữ liệu giữa các 
thành phần của máy tính. 
- Memory (bộ nhớ): lưu trữ chương trình hay các kết quả trung gian. 
- Input (nhập), Output (Xuất): các thiết bị xuất nhập dữ liệu (còn gọi là thiết 
bị ngoại vi). 
4.2.3. Sơ đồ khối của µP 
Có 3 khối chức năng: đơn vị thực thi (EU - Execution unit), bộ tuần tự 
(Sequencer) và đơn vị giao tiếp bus (BIU – Bus interface unit). 
ALU 
(Arithmetic Logic Unit) 
Control
Input 
Output 
Memory
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 14 
- EU: thực hiện các lệnh số học và logic. Các toán hạng được chứa trong các 
thanh ghi dữ liệu (data register) hay thanh ghi địa chỉ (address register), hay 
từ bus nội (internal bus). 
- Bộ tuần tự: gồm bộ giải mã lệnh (instruction decoder) và bộ đếm chương 
trình (program counter) 
+ Bộ đếm chương trình chứa các lệnh kế tiếp sẽ thực hiện 
+ Bộ giải mã sẽ thực hiện các bước cần thiết để thực thi lệnh. 
Khi chương trình bắt đầu, bộ đếm chương trình (PC) sẽ ở địa chỉ bắt đầu. 
Địa chỉ này được chuyển qua bộ nhớ thông qua address bus. Khi tín hiệu Read 
đưa vào control bus, nội dung bộ nhớ liên quan sẽ đưa vào bộ giải mã lệnh. Bộ 
giải mã lệnh sẽ khởi động các phép toán cần thiết để thực thi lệnh. Quá trình 
này đòi hỏi một số chu kỳ máy (machine cycle) tuỳ theo lệnh. Sau khi lệnh đã 
thực thi, bộ giải mã lệnh sẽ đặt PC đến địa chỉ của lệnh kế. 
Hình 1.8 – Sơ đồ khối của vi xử lý 
Data register
Addr. register
ALU 
EU 
Instruction decoder
Program counter
Sequencer 
Data bus 
driver
Control bus 
driver
Addr. bus 
driver
Internal bus 
BIU 
Data bus Control bus Addr. bus 
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 15 
4.2.4. Sơ đồ khối của hệ vi xử lý cơ bản 
Hình 1.9 – Sơ đồ khối hệ vi xử lý 
Mọi hoạt động cơ bản của một hệ vi xử lý đều giống nhau, không phụ thuộc 
loại vi xử lý hay quá trình thực hiện. µP sẽ đọc một lệnh từ bộ nhớ (memory), thực thi 
lệnh và sau đó đọc lệnh kế. Quá trình đọc lệnh gọi là instruction fetch còn quá trình 
thực hiện tuần tự như trên gọi là fetch – execute sequence. Tuy nhiên có một số µP sẽ 
nhận một số lệnh rồi mới bắt đầu thực thi. 
™ Các port I/O: 
Các port nhập (input) và xuất (output) dùng để giao tiếp giữa µP và thiết bị 
ngoại vi (không thể nối trực tiếp với các bus). 
Port xuất là một thanh ghi. Khi µP ghi dữ liệu ra địa chỉ của Port thì Port sẽ 
chứa dữ liệu hiện tại trên data bus. Dữ liệu này sẽ được chốt tại Port cho đến khi µP 
ghi dữ liệu mới ra Port. 
Port nhập là một driver 3 trạng thái. Khi µP đọc vào từ địa chỉ của Port, driver 3 
trạng thái lái dữ liệu từ bên ngoài vào data bus. Sau đó, µP đọc dữ liệu từ bus. 
ADDRESS BUS
Input Port 
µP 
Memory
Output Port 
CONTROL BUS
DATA BUS
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 16 
™ Các tín hiệu tiêu biểu của một µP: 
Hình 1.10 – Các tín hiệu cơ bản trong µP 
Các bus dùng để liên kết các thành phần của hệ thống với µP. µP sẽ chọn một 
thiết bị cần sử dụng thông qua address bus và đọc hay ghi dữ liệu thông qua data bus. 
Data bus là bus 2 chiều, dùng chung cho tất cả các quá trình trao đổi dữ liệu. Mỗi chu 
kỳ bus (bus cycle) là việc thực hiện trao đổi một từ dữ liệu giữa µP và ô nhớ hay thiết 
bị I/O. 
Mỗi chu kỳ bus bắt đầu khi µP xuất một địa chỉ nhằm chọn thiết bị I/O hay 
chọn một ô nhớ nào đó. 
Hình 1.11 – Định thì bus cơ bản 
4.3. Giao tiếp với bộ nhớ 
4.3.1. Giao tiếp bus cơ bản 
- Các bit địa chỉ thấp (giả sử 13 đường A0 ÷ A12) nối trực tiếp đến chip bộ 
nhớ (giả sử RAM có dung lượng 8K × 8) 
- Các bit địa chỉ cao (giả sử A13 ÷ A19) nối với bộ giải mã địa chỉ (address 
decoder) tạo tín hiệu cho phép chip bộ nhớ. Do đó, khi thiết kế ta phải xác 
CK
Reset
Interrupt
Ready/ Wait 
.Re qBus
.AckBus
Address
Data 
adRe
Write
Control
Address 
bus 
Databus 
RD 
WR 
Chu kỳ ghi Chu kỳ đọc 
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 17 
định mỗi chip bộ nhớ thuộc vùng địa chỉ nào. Tập hợp các vùng này theo 
bảng gọi là bảng bộ nhớ (memory map). 
Hình 1.12 – Giao tiếp bus cơ bản 
Quan hệ giữa giải mã địa chỉ và bảng bộ nhớ: 
Hình 1.13 – Bảng bộ nhớ 
4.3.2. Giải mã địa chỉ 
4.3.2.1. Dùng 74LS138 
Hình 1.14 – Giải mã địa chỉ dùng 74LS138 
RAM 
Các bit địa chỉ cao 
A0 ÷ A12 Data bus
Address 
decoder Đến các thiết bị khác 
Các bit địa chỉ thấp 
A13 ÷ A19 
n bit đến 
bộ giải 
mã 
Address 
m bit đến bộ nhớ 
MSB LSB
2m địa chỉ 
2n khối bộ
nhớ 
Các tín hiệu 
đưa tới các 
chân CS của 
các IC nhớ 
A14
A000h - BFFFh
4000h - 5FFFh
C000h - DFFFh
2000h - 3FFFh
E000h - FFFFh
0000h - 1FFFh
74LS138
1
2
3
6
4
5
15
14
13
12
11
10
9
7
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Vcc
A13
8000h - 9FFFh
A15 6000h - 7FFFh
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 18 
4.3.2.2. Dùng nhiều 74LS138 
Hình 1.15 – 74LS138 mắc cascaded (xâu chuỗi) 
4.3.2.3. Dùng bộ so sánh 
Hình 1.16 – Giải mã dùng bộ so sánh 
4.3.3. Định thì bộ nhớ 
™ Thời gian truy xuất (access time): 
- Với chu kỳ đọc: thời gian truy xuất là thời gian tính từ lúc địa chỉ mới xuất 
hiện ở bộ nhớ cho đến khi có dữ liệu đúng ở ngõ ra của bộ nhớ. 
- Với chu kỳ ghi: thời gian truy xuất là thời gian tính từ lúc địa chỉ mới xuất 
hiện ở bộ nhớ cho đến khi dữ liệu đã đưa vào bộ nhớ. 
04000h - 05FFFh
10000h - 11FFFh
A18
MEM/IO
74LS138
1
2
3
6
4
5
15
14
13
12
11
10
9
7
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
00000h - 01FFFh
74LS138
1
2
3
6
4
5
15
14
13
12
11
10
9
7
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A15 06000h - 07FFFh
A17
1A000h - 1BFFFhVcc
16000h - 17FFFh
1C000h - 1DFFFh
A13
Vcc 0A000h - 0BFFFh
74LS138
1
2
3
6
4
5
15
14
13
12
11
10
9
7
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
18000h - 19FFFh
10000h - 1FFFFh
A14
0C000h - 0DFFFh
A16
70000h - 7FFFFh 14000h - 15FFFh
00000h - 0FFFFh
02000h - 03FFFh
12000h - 13FFFh
1E000h - 1FFFFh
A19
0E000h - 0FFFFh
08000h - 09FFFh
xxC000h - xxDFFFh
A15
A23
A19
Vcc
A18 A14
A22
A13
ALE
xx4000h - xx5FFFh
A21
xx8000h - xx9FFFh
xx2000h - xx3FFFhxx0000h - xx1FFFh
Vcc
xxE000h - xxFFFFh
A20
A17
1 16
2 15
3 14
4 13
5 12
6 11
7 10
8 9
xx6000h - xx7FFFh
S1
SW DIP-8
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
xxA000h - xxBFFFh
74LS688
2
4
6
8
11
13
15
17
3
5
7
9
12
14
16
18
1
19
P0
P1
P2
P3
P4
P5
P6
P7
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
G
P=Q
74LS138
1
2
3
6
4
5
15
14
13
12
11
10
9
7
A
B
C
G1
G2A
G2B
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
A16
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 19 
™ Thời gian chu kỳ (cycle time): là thời gian từ lúc bắt đầu chu kỳ bộ nhớ 
đến khi bắt đầu chu kỳ kế tiếp. 
Ngoài ra, µP có thể sử dụng thêm một số trạng thái chờ khi đọc bộ nhớ. 
Hình 1.17 – Các đường trì hoãn trong giao tiếp µP với bộ nhớ 
tdbuf: thời gian trì hoãn ở bộ đệm dữ liệu (data buffer) 
tabuf: thời gian trì hoãn ở bộ đệm địa chỉ (address buffer) 
tOE: thời gian đáp ứng của bộ nhớ với tín hiệu cho phép ngõ ra (ouput enable) 
tCS: thời gian bộ nhớ truy xuất từ Chip Select 
tACC: thời gian bộ nhớ truy xuất từ địa chỉ, thông thường tACC = tcs 
tdec: thời gian trì hoãn ở bộ giải mã (decoder) 
™ Định thì đọc bộ nhớ: 
Thời gian truy xuất tổng cộng của hệ thống bộ nhớ chính là tổng thời gian trì 
hoãn trong các bộ đệm và thời gian truy xuất (access time) bộ nhớ. 
Hiệu giữa thời gian truy xuất cần thiết bởi µP với thời gian truy xuất thật sự của 
bộ nhớ gọi là biên định thì (timing margin). 
tDS (Data Setup): thời gian thiết lập dữ liệu cung cấp bởi hệ thống bộ nhớ 
tDH (Data Hold): thời gian giữ dữ liệu cung cấp bởi hệ thống bộ nhớ 
µP 
Data 
buffer 
Addr. 
buffer 
Memory Data bus 
Address 
decoder 
tabuf 
Address bus 
tdec 
RD tOE 
tdbuf 
tACC 
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 20 
Hình 1.18 – Định thì đọc bộ nhớ 
™ Định thì ghi bộ nhớ: 
Hình 1.19 – Định thì ghi bộ nhớ 
Thôøi gian truy xuaát boä nhôù
Thôøi gian truy xuaát µP ñôøi hoûi
Timing margin 
Thôøi gian thieát laäp µP caàn
tabuf 
tdec 
tOE 
tCS = tACC tDS tDH 
Ñòa chæ 
(töø µP)
Ñòa chæ 
(ñeán boä nhôù) 
CS 
RD 
Döõ lieäu 
(töø boä nhôù) 
Döõ lieäu 
(ñeán µP) 
taw 
tcw 
twp tAS 
tDS tDH 
tAH 
Tài liệu vi xử lý Đại cương 
Phạm Hùng Kim Khánh Trang 21 
taw: thời gian truy xuất ghi (access write) 
twp: độ rộng xung ghi tối thiểu (write pulse) 
tAS: thời gian địa chỉ hợp lệ trước khi WR = 0 
Thông thường, ta không quan tâm đến địa chỉ cho đến khi xác nhận CS nên 
thường tcw = taw.